PATENT ABSTRACTS OF JAPAN

(11)Publication number: **02-100358** (43)Date of publication of application: **12.04.1990**

(51)Int.Cl. H01L 27/108

H01L 27/04

(21)Application number: **63-252979** (71)Applicant: **TOSHIBA CORP**


(22) Date of filing: 07.10.1988 (72) Inventor: WATANABE TOSHIHARU

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To obtain a semiconductor memory having a degree of integration which matches that of the next generation by forming walls of insulator layers, thereby forming element regions on the side faces and upper faces of these walls.

CONSTITUTION: Word lines 11 are formed as gate electrodes around walls of 4 of insulator layers through gate insulating films 10. These word lines are insulated from the word lines 11 as electrode around the walls of adjacent insulator layers by insulating layers 14. Bit lines 15 are formed on the upper parts of these layers and N-type diffusion layers 7' are formed on the upper face of the insulating layer walls 4 in regions where these bit lines 15 and the word lines 11 as the gate electrodes formed on both sides of the insulator layer walls 4 intersect each other. Then, P-type diffusion layers 13 and N-type diffusion layers 7 are formed. A degree of integration which matches that of the next generation is thus obtained.



① 特許出願公開

② 公開特許公報(A) 平2-100358

審査請求 有

⑤Int. Cl. 5

識別記号

庁内整理番号

43公開 平成2年(1990)4月12日

H 01 L 27/108 27/04

С

7514-5F 8624-5F H 01 L 27/10

) 325 F 請求項の数2 (全6頁)

60発明の名称 半導体装置およびその製造方法

②特 願 昭63-252979

②出 願 昭63(1988)10月7日

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株 式 会 社 東 芝 神

神奈川県川崎市幸区堀川町72番地

码代 理 人 弁理士 鈴江 武彦 外2名

明知 密

1. 発明の名称 半導体装置およびその製造方法

2. 特許請求の範囲

(1) 基板上に絶縁体の対向した壁面を有するように形成された少なくとも1本以上の満と、この満を挟んで対向した壁面に形成された上部と、上部とりに変して形成された単型の半導体層に接して形成と、このキャパシタ絶縁において形成のはまれて形成の中央部の強を表して形成されたゲート絶縁には、上部に接触されたゲートを発して形成されたが一ト絶になれたが一トの節とは関連であることを特徴とする半導体装置を具備することを特徴とする半導体を関

(2) 基板上に絶縁体の対向した壁面を有するように少なくとも1本以上の溝を形成する工程と、この形成された溝を挟んで対向した壁面に上部と下部が第1導電型、中央部が第2導電型の半導体

層を形成する工程と、下部の第1導機型の半導体層に接してキャパシタ絶縁膜を形成する工程と、この形成されたキャパシタ絶縁膜に接して、かつ満の底部に埋込むようにキャパシタ電極を形成はする工程と、中央部の第2専選型の半導体層に接してゲート絶縁膜に接してゲート絶縁膜に接してゲート電極を形成する工程とを具備することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、半導体記憶装置およびその製造方法に関するもので、特にDRAM(Dynamic Random Access Memory)セルのセル構造を改良した半導体記憶装置およびその製造方法に関するものである。

(従来技術)

第5図、および第6図を参照して、従来技術

によるDRAMセルについて説明する。

第5図(a)、および第5図(b)は、従来技術によるDRAMセルの平面図、および断面図で、特にクロスポイントセルと呼ばれるセルである。

第 5 図(a)の平面図において、DRAMセルのワード線101と、ピット線102との交点に1 ピット分のセルができる。このDRAMセルの記憶素子には、いわゆるトレンチ構造を有するキャパシタが用いられており、半導体基板100にトレンチ溝103が開孔形成されている。

第 5 図 (b) は、第 5 図 (a) の断面 B - B に 治った断面図であり、この断面図に示すように、 半導体基板 1 0 0 内に P 型拡散層 1 0 4 が形成され、この P 型拡散層 1 0 5 が形成され、この 2 つの拡散層を質通してトレンチ溝 1 0 3 か開れ形成され、このトレンチ溝 1 0 3 内には、キャパシタ電極 1 0 7、およびワード線 1 0 1 が形成されている。さらに、半導体基板 1 0 0 とは、埋込コンタクト部 1 0 8 を除いて、ゲート酸化膜 1 0 6、

第6図に示すように、写真触刻工程等から決まる最小寸法をFとし、さらに、異なる写真触刻工程間の合わせ余裕を O. 2 Fとして、製造しうる最小の半導体記憶装置を製造するとするならば、トレンチ溝一辺の長さは前記した最小寸法の Fとなり、ワード線、ビット線の 観幅は失々 1. 4 F、および各ワード線、各ビット線の間隔は 1. 0 Fとなるので、セル領域の 1 辺の長さは、

0.5 F + 0.2 F + 1.0 F + 0.2 F + 0.5 F = 2.4 F

となる。従って、 1 ピット分のセルの最小面積は、 2.4 F×2.4 F

- 5.76 F ²

となる。

これ以上、1 ビット分のセルの面積を小さくしようとすれば、写真触刻技術を大幅に改善、進歩させ、解像度、および合わせ精度を向上させる以外に方法はない。

(発明が解決しようとする課題)

この発明は上記のような点に鑑みて為された

およびキャパシタ絶録膜109により絶録されている。

この D R A M セルの動作としては、ピット線 1 0 2 に与えられた地位が、ワード線 1 0 1 の地位を上げることにより、ゲート酸化膜 1 0 6 近傍の P 型拡散層 1 0 4 が反転することにより、埋込コンタクト 1 0 8 に伝達される。一方、この埋込コンタクト 1 0 8 は、キャバシタ電極 1 0 7 と接続されているので、このキャバシタ電極 1 0 7 と 後続されているので、このキャバシタ電極 1 0 7 と、キャバシタ 絶縁 膜 1 0 9 を挟んで対向している P + 型拡散層 1 0 5 との間において形成される M 1 S (Metal Insulator Semicondoctor) 型キャバシタに電荷を描えて記憶する。

このような構成の従来技術による半導体記憶装置によると、キャパシタのみならず、転送ゲート領域もトレンチ溝103の内部に埋込むので、半導体記憶装置の平面方向においてかなりの集積度の向上が図れる。しかしながら、この集積度の向上、即ち装置の後細化には限界がある。この後細化の限界について、第6図を参照して説明する。

もので、写真触刻技術の大幅な改善にたよることなく、次世代並みの集積度を有する半導体記憶装置およびその製造方法を提供することを目的とする。

[発明の構成]

記憶装置およびその製造方法が可能となる。

(実施例)

以下、第1図乃至第4図を参照してこの発明 の実施例に係わる半導体記憶装置およびその製造 方法について説明する。

第1図(a)乃至第1図(f)は、この発明の 実施例に係わるDRAMセルの製造方法について、 工程順に示した斯面図である。

第1図(a)において、絶縁体層1上に、例えば気相成長法を用いて第1の単結晶シリコン層2を成長させる。次に、全面にホトレジスト3を堆積して所定形状にパターニングし、この所定形状のホトレジスト3をマスクにして絶縁体層1、および単結晶シリコン層2をエッチングし、絶縁体層の壁4を形成する。この時、この壁4と4との間隔は、壁4との厚さと略等しい寸法となる。

第1図(b)において、ホトレジスト3を取除いた後、全面に、例えば気相成長法を用いて第2のシリコン層2~を成長させる。この時、第1の単結晶シリコン2を維結晶にして単結晶シリコン

2 ´ が成長する。次に、例えば P 型の不純物である B (ホウ素)をシリコン暦 2 ´ にイオン注入し、熱拡散させ、第 2 の単結晶シリコン暦 2 ´ を P 型にドープする。次に、 R 1 E (Reactive 1 on E tching) 法を用いて、この P 型単結晶シリコン暦 2 ´ を絶縁体層の壁 4 の上面と側面にのみ残留するようにエッチングする。

第1図(c)において、各々の絶緑体層の壁4と4との間の満内に形成されたシリコン圏2
間に、シリコン酸化層5を、例えばCVD
(Chemical Vapor Deposition)法にて堆積し、例えば溝の深さの半分までのキャパシタ形成領域までエッチングする。続いて、このシリコン酸化圏5に、例えばN型の不純物であるAs(ヒ紫)をイオン注入し、全面を、例えば酸化膜による保護膜6で覆い、その後、不純物イオン活性化のための熱処理を行なうと、前記シリコン酸化阻5から、単結晶シリコン酸化膜5に接する付近のみ単結晶シリコン層2、がN型にドープされ、第1のN型拡

散層でが形成される。

第1図(d)において、シリコン酸化膜 5、および保護膜 6を除去し、P型単結晶シリコン層 2、および第1のN型拡散層 7を露出させ、その後、全面に第1の熱酸化膜 8を形成する。この第1の熱酸化膜 8は、後工程でキャパシタ絶緑膜となる。次に、各々の絶緑層の壁 4 との間の溝内に、第1のポリシリコン層 9を、例えば C V D 法を用いて堆積し、キャパシタ形成領域までエッチングして、キャパシタ電極 9を形成する。

次に、第1図(e)において、キャバシタ電極 9より上部の第1の熱酸化膜 8 を除去する。この 工程で残留した第1の熱酸化膜 8 は、キャバシタ 絶縁膜 8 となる。次に、全面に熱酸化により、第 2 の熱酸化膜 1 0 を形成する。この時、ボリシリコンの酸化速度が速いことから、これからなキャバシタ電極 9 の上部には他よりも厚い熱酸化 1 0 が形成される。この第2の熱酸化膜 1 0 は 1 0 が形成される。流流に、各々の絶縁 体属の壁 4 の間の溝内に、第2のポリシリコン属

11を、例えば CV D 法にて堆積し、熱酸化膜 10によって区切られたトランジスタ形成領域ま でエッチングする。この第2のポリシリコン層 11は、後工程でゲート増極となる。次に、例え ばN型不純物As(ヒ素)を絶縁層の壁4上部の P型シリコン半導体属 2 ´に、第 2 の熱酸化膜 10を介してイオン注人し、熱拡散させ、P型シ リコン半導体層2~とは反対導電型の第2のN型 拡散層で、を形成する。この時、第2のポリシリ コン層11によって保護されてN型にドープされ なかったP型シリコン半導体層2 ´はP型拡散層 13として残る。このようにして絶縁体層1中に 形成された溝の側面、即ち、絶縁層の壁4の側面 に、N型拡散層7、7 、およびP型拡散層13 による素子領域が形成される。次に、RIE法を 用いて、第2のポリシリコン層11を所定形状に エッチングし、ゲート電極11を形成する。

最後に、第1図(f)において、CVD法を用いて、シリコン酸化膜14を堆積する。次に、第 2のN型拡散層7~が蘇出するように、シリコン 酸化膜 1 4、および第 2 の 熱酸化膜 1 0 を除去する。その後、全面に A l (アルミニウム)を、 例えばスパッタ法にて堆積し、所定形状にパターニングしてピット線 1 5 を形成してこの発明の実施例に係わる半導体記憶装置が製造される。

次に、上記実施例によって製造された半導体記憶装置について、第2図(a)、および第2図

上記実施例では、絶録体層1をエッチングして、 絶録体層の壁4を形成したが、第3図に示すよう に、シリコン半導体基板16上に絶録体層を形成 して、絶録体層の壁4を形成しても良い。

このような構成によれば、このシリコン半導体 基板16を種結晶にして第2のシリコン陥2~を 単結晶として成長させることができる。

次に、この発明の実施例の第2の変形例を第4図(a)、および(b)を参照して説明する。

この第2の変形例では、上記第1の変形例を形成とりコン半導体基板16上に絶縁体層を形成し、これをパターニングして、絶縁体層の壁4を形成であるのであるが、第4図に、シリコンのではないで、絶縁体層のでするのではおいて、絶縁体層のではないがではないができないがでいたができまって横成によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン半導体基板によれば滞内のシリコン・

(b)を参照して説明する。

第2図(a)は、上記の実施例に係わる半導体 記憶装置の製造方法によって製造された半導体記 憶装置の平面図である。

第2図(a)において、絶線体層の壁4の周囲に、ゲート絶線膜10を介して、ゲート地極としてのワード線11が形成され、隣りの絶線体層の壁4の周囲のゲート電極としてのワード線111とは、絶線体層14によって絶縁されている。これらの上部にはピット線15が形成されて、絶縁体層の壁4の上面にN型拡散層でが形成されている。
数層13、およびN型拡散層でが形成されている。

また、第2図(b)は、第2図(b)に示す断面 A - A に沿った断面図で、第1図(f)と同じ断面図である。

次にこの発明の実施例の第1の変形例として、 第3図を参照して説明する。

露出した部分17を種結晶にして第2のシリコン 層2~を単結晶として成長させることができる。

次に、第4図(b)において、このシリコン届 2 を絶縁体層の壁4の上面、および側面に残る ようにエッチングする。

このような構成によれば、シリコン半導体基板 16と、シリコン暦2 との間に、絶縁体層が 4 が介されるので、近接セル間のリークが少な くなる。

尚、上記実施例、および変形例では、素子領域 を形成する半導体層を単結晶シリコンで成長させ たが、多結晶シリコンでも良いことは勿論である。

[発明の効果]

以上説明したようにこの発明によると、絶縁体層の壁を形成し、この壁の側面および上面に紫子領域を形成することにより、その時代における写真触刻技術の最小寸法をFとした時、1ピット分のセルを形成することが可能となり、その時代における最高の写真触刻技術を用いて製造した

従来のセル構造を有する半導体記憶装置の常に2倍の集積度を有することができる非常に画期的なセル構造を持つ半導体記憶装置およびその製造方法が提供できる。


また、このようなセル構造を持つ半導体記憶装置の製造方法にあっては、キャバシタ電極、およびゲート電極としてのワード線を自己整合的に形成することができる。 4 - 関面の簡単な説明


4. 第1 図(f)は、この発明の実施例に係わる半導体記憶装置の製造方法を製造工程を示した断面図、第2 図(a)および第2 図(b)は、第1 図に製造工程を示した半導体記憶装置の平面図および断面図、第3 図は、、第4 図の実施例の第1の変形例を示す断面図、第4 図の変形例を示す断面図、第4 図の変形例を示す断面図、第4 図の変形例を示す断面図、第5 図によるの変形の変形のを示す断面図、第5 図によると、である。

1 … 絶縁体層、2、2 ~ … 単結晶シリコン層、

3 … ホトレジスト、4 … 絶縁体層の壁、4 ~ … 半導体層と基板とを絶縁する領域、5 … シリコン酸化膜、6 … 保護膜、7 … N型拡散層、8 … 熱酸化膜、9 … キャバシタ電極、10 … 熱酸化膜、11 … ゲート電極、13 … P型拡散層、14 … 絶縁体層、15 … ピット線、16 … シリコン半導体基板、16 が露出した部分、100 … シリコン半導体基板、101 … ピット線、102 … ワード線、103 … トレンチ溝、104 … P型拡散層、105 … P * 型拡散層、106 … ゲート絶縁膜、107 … キャバシタ地縁膜。 … 埋込コンタクト、109 … キャバシタ地縁膜。

出願人代理人 弁理士 鈴 江 武 彦





特開平2-100358 (6)

